NXP tiene apunte automotriz MCU en vehículos con arquitecturas zonales
Parte de su rango S32, son:
- S32Z para procesamiento de seguridad y control de dominio/zonal
Serie S32Z1 (Future) 4x Cortex-R52
S32Z2 Serie 8x Cortex-R52 - S32E para control y actuación de vehículos eléctricos
S32E2 Serie 8x Cortex-R52
Las piezas E son esencialmente piezas Z con un gran bloque de flash de datos en chip y, con conducción del motor en mente, temporizadores avanzados, ADC de alta resolución y 5V I-O.
600MHz: los núcleos de Cortex-R52 de ARM de 1 GHz con soporte de bloqueo dividido son responsables del procesamiento determinista en tiempo real en todos los dispositivos, que se realizan en un proceso de 16 nm, aunque ya existen chips de prueba de 5 nm, según la compañía.
Se pueden incluir hasta 64 MBYTE de flash para actualizaciones cero en el aire de tiempo de inactividad, y tanto LPDDR4 como la memoria Flash externa se admiten en ciertos dispositivos, con un modo de ejecución en el lugar.
El acelerador de comunicaciones familiares admite 24 Can Interfaces, junto con un interruptor GBIT Ethernet Capable TSN (red sensible al tiempo), luego se proporciona un motor de seguridad de hardware para arranque seguro, aceleración de cifrado y administración de claves.
Ejemplo derramado funcional
La compañía apunta a vehículos con arquitecturas eléctricas "de dominio" o "zonales" donde el procesamiento se divide en unas pocas ECU (unidades de control electrónico), en lugar de estar completamente distribuidos o centralizados.
Las MCU son una "nueva clase de procesadores con comportamiento determinista crítico de MCU seguros, pero con una combinación incomparable de velocidad de GHZ, aislamiento de aplicaciones múltiples y capacidades de expansión de la memoria", según NXP. Son "ideales para la integración segura de las funciones de vehículos de dominio cruzado para vehículos definidos por software".
En tales ECU zonal, las funciones separadas del vehículo se ejecutan en el mismo hardware de procesamiento, separados para la confiabilidad utilizando un hipervisor.
Cómo se mapea la división funcional para procesar recursos
NXP anunció estos procesadores en el mundo integrado en Nuremberg hoy.
Presenta un documento técnico llamado "tecnologías clave para la habilitación de controladores de dominio de múltiples núcleos".
Ver una demostración en el puesto de la empresa: 4A-222.
La página del producto S32E S32Z está aquí.